Fitter report for sk610-delay
Sun Dec 29 22:02:05 2013
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Estimated Delay Added for Hold Timing Summary
 25. Estimated Delay Added for Hold Timing Details
 26. Fitter Messages
 27. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Sun Dec 29 22:02:05 2013           ;
; Quartus II 32-bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; sk610-delay                                     ;
; Top-level Entity Name     ; Top                                             ;
; Family                    ; MAX II                                          ;
; Device                    ; EPM240T100C5                                    ;
; Timing Models             ; Final                                           ;
; Total logic elements      ; 211 / 240 ( 88 % )                              ;
; Total pins                ; 58 / 80 ( 73 % )                                ;
; Total virtual pins        ; 0                                               ;
; UFM blocks                ; 0 / 1 ( 0 % )                                   ;
+---------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM240T100C5                   ;                                ;
; Use smart compilation                                                      ; On                             ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /mnt/hgfs/vhdl/output_files/sk610-delay.pin.


+------------------------------------------------------------------+
; Fitter Resource Usage Summary                                    ;
+---------------------------------------------+--------------------+
; Resource                                    ; Usage              ;
+---------------------------------------------+--------------------+
; Total logic elements                        ; 211 / 240 ( 88 % ) ;
;     -- Combinational with no register       ; 67                 ;
;     -- Register only                        ; 45                 ;
;     -- Combinational with a register        ; 99                 ;
;                                             ;                    ;
; Logic element usage by number of LUT inputs ;                    ;
;     -- 4 input functions                    ; 35                 ;
;     -- 3 input functions                    ; 63                 ;
;     -- 2 input functions                    ; 63                 ;
;     -- 1 input functions                    ; 5                  ;
;     -- 0 input functions                    ; 0                  ;
;                                             ;                    ;
; Logic elements by mode                      ;                    ;
;     -- normal mode                          ; 162                ;
;     -- arithmetic mode                      ; 49                 ;
;     -- qfbk mode                            ; 14                 ;
;     -- register cascade mode                ; 0                  ;
;     -- synchronous clear/load mode          ; 75                 ;
;     -- asynchronous clear/load mode         ; 94                 ;
;                                             ;                    ;
; Total registers                             ; 144 / 240 ( 60 % ) ;
; Total LABs                                  ; 24 / 24 ( 100 % )  ;
; Logic elements in carry chains              ; 53                 ;
; Virtual pins                                ; 0                  ;
; I/O pins                                    ; 58 / 80 ( 73 % )   ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )     ;
;                                             ;                    ;
; Global signals                              ; 4                  ;
; UFM blocks                                  ; 0 / 1 ( 0 % )      ;
; Global clocks                               ; 4 / 4 ( 100 % )    ;
; JTAGs                                       ; 0 / 1 ( 0 % )      ;
; Average interconnect usage (total/H/V)      ; 27% / 30% / 24%    ;
; Peak interconnect usage (total/H/V)         ; 27% / 30% / 24%    ;
; Maximum fan-out                             ; 110                ;
; Highest non-global fan-out                  ; 25                 ;
; Total fan-out                               ; 933                ;
; Average fan-out                             ; 3.47               ;
+---------------------------------------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                        ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; AD_Data[0] ; 35    ; 1        ; 3            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; AD_Data[1] ; 34    ; 1        ; 3            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; AD_Data[2] ; 33    ; 1        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; AD_Data[3] ; 30    ; 1        ; 3            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; AD_Data[4] ; 29    ; 1        ; 2            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; AD_Data[5] ; 28    ; 1        ; 2            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; AD_Data[6] ; 27    ; 1        ; 2            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; AD_Data[7] ; 26    ; 1        ; 2            ; 0            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; CSn        ; 72    ; 2        ; 8            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; User                 ;
; Clk        ; 12    ; 1        ; 1            ; 3            ; 3           ; 110                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; MOSI       ; 69    ; 2        ; 8            ; 3            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; Rec_Button ; 68    ; 2        ; 8            ; 3            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; User                 ;
; Rec_Switch ; 66    ; 2        ; 8            ; 3            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; User                 ;
; ResetN     ; 14    ; 1        ; 1            ; 2            ; 0           ; 98                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SCK        ; 71    ; 2        ; 8            ; 4            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; V_Sync     ; 5     ; 1        ; 1            ; 4            ; 3           ; 10                    ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                       ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; AD_Clk          ; 36    ; 1        ; 4            ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DA_Clk          ; 47    ; 1        ; 6            ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DA_Data[0]      ; 44    ; 1        ; 6            ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DA_Data[1]      ; 43    ; 1        ; 6            ; 0            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DA_Data[2]      ; 42    ; 1        ; 5            ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DA_Data[3]      ; 41    ; 1        ; 5            ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DA_Data[4]      ; 40    ; 1        ; 5            ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DA_Data[5]      ; 39    ; 1        ; 5            ; 0            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DA_Data[6]      ; 38    ; 1        ; 4            ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; DA_Data[7]      ; 37    ; 1        ; 4            ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Led1            ; 19    ; 1        ; 1            ; 1            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Led2            ; 20    ; 1        ; 1            ; 1            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Led3            ; 21    ; 1        ; 1            ; 1            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Led_Front       ; 67    ; 2        ; 8            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; MISO            ; 70    ; 2        ; 8            ; 4            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[0]  ; 96    ; 2        ; 3            ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[10] ; 85    ; 2        ; 5            ; 5            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[11] ; 86    ; 2        ; 5            ; 5            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[12] ; 88    ; 2        ; 5            ; 5            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[13] ; 87    ; 2        ; 5            ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[1]  ; 95    ; 2        ; 3            ; 5            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[2]  ; 89    ; 2        ; 4            ; 5            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[3]  ; 90    ; 2        ; 4            ; 5            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[4]  ; 91    ; 2        ; 4            ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[5]  ; 92    ; 2        ; 3            ; 5            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[6]  ; 81    ; 2        ; 6            ; 5            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[7]  ; 82    ; 2        ; 6            ; 5            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[8]  ; 83    ; 2        ; 6            ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Address[9]  ; 84    ; 2        ; 6            ; 5            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_CAS         ; 98    ; 2        ; 2            ; 5            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_Clk         ; 78    ; 2        ; 7            ; 5            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_DQM         ; 77    ; 2        ; 7            ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_RAS         ; 97    ; 2        ; 3            ; 5            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; Ram_WE          ; 99    ; 2        ; 2            ; 5            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source             ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------------------+---------------------+
; Ram_Data[0] ; 3     ; 1        ; 1            ; 4            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; Ram_Control:Ram_Control_Inst|OEn ; -                   ;
; Ram_Data[1] ; 2     ; 1        ; 1            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; Ram_Control:Ram_Control_Inst|OEn ; -                   ;
; Ram_Data[2] ; 1     ; 2        ; 2            ; 5            ; 3           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; Ram_Control:Ram_Control_Inst|OEn ; -                   ;
; Ram_Data[3] ; 100   ; 2        ; 2            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; Ram_Control:Ram_Control_Inst|OEn ; -                   ;
; Ram_Data[4] ; 76    ; 2        ; 7            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; Ram_Control:Ram_Control_Inst|OEn ; -                   ;
; Ram_Data[5] ; 75    ; 2        ; 7            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; Ram_Control:Ram_Control_Inst|OEn ; -                   ;
; Ram_Data[6] ; 74    ; 2        ; 8            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; Ram_Control:Ram_Control_Inst|OEn ; -                   ;
; Ram_Data[7] ; 73    ; 2        ; 8            ; 4            ; 1           ; 1                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; Ram_Control:Ram_Control_Inst|OEn ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 26 / 38 ( 68 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 42 ( 76 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 83         ; 2        ; Ram_Data[2]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 2        ; 0          ; 1        ; Ram_Data[1]                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 1          ; 1        ; Ram_Data[0]                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 5        ; 3          ; 1        ; V_Sync                          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; On           ;
; 6        ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 7        ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 8        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 9        ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GNDINT                          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; Clk                             ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ;            ;          ; VCCINT                          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 14       ; 8          ; 1        ; ResetN                          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 16       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 17       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 18       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 19       ; 13         ; 1        ; Led1                            ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 20       ; 14         ; 1        ; Led2                            ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 15         ; 1        ; Led3                            ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 16         ; 1        ; #TMS                            ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 23       ; 17         ; 1        ; #TDI                            ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 24       ; 18         ; 1        ; #TCK                            ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 25       ; 19         ; 1        ; #TDO                            ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; AD_Data[7]                      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 27       ; 21         ; 1        ; AD_Data[6]                      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 28       ; 22         ; 1        ; AD_Data[5]                      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 29       ; 23         ; 1        ; AD_Data[4]                      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 30       ; 24         ; 1        ; AD_Data[3]                      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 31       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 32       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 33       ; 25         ; 1        ; AD_Data[2]                      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 34       ; 26         ; 1        ; AD_Data[1]                      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 35       ; 27         ; 1        ; AD_Data[0]                      ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 36       ; 28         ; 1        ; AD_Clk                          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 37       ; 29         ; 1        ; DA_Data[7]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 38       ; 30         ; 1        ; DA_Data[6]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 31         ; 1        ; DA_Data[5]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 32         ; 1        ; DA_Data[4]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 33         ; 1        ; DA_Data[3]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 34         ; 1        ; DA_Data[2]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 35         ; 1        ; DA_Data[1]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 36         ; 1        ; DA_Data[0]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 47       ; 37         ; 1        ; DA_Clk                          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; 49       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; 50       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; 51       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O ;                 ; no       ; On           ;
; 52       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 53       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 54       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 55       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 56       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 57       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 58       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 59       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 61       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 62       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 63       ;            ;          ; VCCINT                          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 64       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O    ;                 ; no       ; On           ;
; 65       ;            ;          ; GNDINT                          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 52         ; 2        ; Rec_Switch                      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; On           ;
; 67       ; 53         ; 2        ; Led_Front                       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 68       ; 54         ; 2        ; Rec_Button                      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; On           ;
; 69       ; 55         ; 2        ; MOSI                            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 70       ; 56         ; 2        ; MISO                            ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 71       ; 57         ; 2        ; SCK                             ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 72       ; 58         ; 2        ; CSn                             ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; On           ;
; 73       ; 59         ; 2        ; Ram_Data[7]                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 60         ; 2        ; Ram_Data[6]                     ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 61         ; 2        ; Ram_Data[5]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 62         ; 2        ; Ram_Data[4]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 63         ; 2        ; Ram_DQM                         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 78       ; 64         ; 2        ; Ram_Clk                         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 79       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 80       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 81       ; 65         ; 2        ; Ram_Address[6]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 66         ; 2        ; Ram_Address[7]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 67         ; 2        ; Ram_Address[8]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 68         ; 2        ; Ram_Address[9]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 85       ; 69         ; 2        ; Ram_Address[10]                 ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 70         ; 2        ; Ram_Address[11]                 ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 71         ; 2        ; Ram_Address[13]                 ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 72         ; 2        ; Ram_Address[12]                 ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 73         ; 2        ; Ram_Address[2]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 90       ; 74         ; 2        ; Ram_Address[3]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 91       ; 75         ; 2        ; Ram_Address[4]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 92       ; 76         ; 2        ; Ram_Address[5]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 93       ;            ;          ; GNDIO                           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 94       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 95       ; 77         ; 2        ; Ram_Address[1]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 96       ; 78         ; 2        ; Ram_Address[0]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 97       ; 79         ; 2        ; Ram_RAS                         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 98       ; 80         ; 2        ; Ram_CAS                         ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 81         ; 2        ; Ram_WE                          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 82         ; 2        ; Ram_Data[3]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                     ;
+-------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                       ; Library Name ;
+-------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------+--------------+
; |Top                                      ; 211 (3)     ; 144          ; 0          ; 58   ; 0            ; 67 (1)       ; 45 (0)            ; 99 (2)           ; 53 (0)          ; 14 (0)     ; |Top                                      ; work         ;
;    |AD_DA:AD_DA_Inst|                     ; 19 (19)     ; 0            ; 0          ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 9 (9)      ; |Top|AD_DA:AD_DA_Inst                     ; work         ;
;    |Address_Counter:Address_Counter_Inst| ; 42 (42)     ; 33           ; 0          ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 33 (33)          ; 39 (39)         ; 0 (0)      ; |Top|Address_Counter:Address_Counter_Inst ; work         ;
;    |RX_TX:RX_TX_Inst|                     ; 24 (24)     ; 24           ; 0          ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; 0 (0)           ; 2 (2)      ; |Top|RX_TX:RX_TX_Inst                     ; work         ;
;    |Ram_Control:Ram_Control_Inst|         ; 123 (123)   ; 85           ; 0          ; 0    ; 0            ; 38 (38)      ; 23 (23)           ; 62 (62)          ; 14 (14)         ; 3 (3)      ; |Top|Ram_Control:Ram_Control_Inst         ; work         ;
+-------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------+
; Delay Chain Summary                        ;
+-----------------+----------+---------------+
; Name            ; Pin Type ; Pad to Core 0 ;
+-----------------+----------+---------------+
; Rec_Switch      ; Input    ; (1)           ;
; Rec_Button      ; Input    ; (1)           ;
; Clk             ; Input    ; (0)           ;
; ResetN          ; Input    ; (0)           ;
; AD_Data[0]      ; Input    ; (1)           ;
; V_Sync          ; Input    ; (0)           ;
; AD_Data[1]      ; Input    ; (1)           ;
; AD_Data[2]      ; Input    ; (1)           ;
; AD_Data[3]      ; Input    ; (1)           ;
; AD_Data[4]      ; Input    ; (1)           ;
; AD_Data[5]      ; Input    ; (1)           ;
; AD_Data[6]      ; Input    ; (1)           ;
; AD_Data[7]      ; Input    ; (1)           ;
; CSn             ; Input    ; (1)           ;
; SCK             ; Input    ; (1)           ;
; MOSI            ; Input    ; (1)           ;
; Led1            ; Output   ; --            ;
; Led2            ; Output   ; --            ;
; Led3            ; Output   ; --            ;
; Led_Front       ; Output   ; --            ;
; AD_Clk          ; Output   ; --            ;
; DA_Clk          ; Output   ; --            ;
; DA_Data[0]      ; Output   ; --            ;
; DA_Data[1]      ; Output   ; --            ;
; DA_Data[2]      ; Output   ; --            ;
; DA_Data[3]      ; Output   ; --            ;
; DA_Data[4]      ; Output   ; --            ;
; DA_Data[5]      ; Output   ; --            ;
; DA_Data[6]      ; Output   ; --            ;
; DA_Data[7]      ; Output   ; --            ;
; Ram_Address[0]  ; Output   ; --            ;
; Ram_Address[1]  ; Output   ; --            ;
; Ram_Address[2]  ; Output   ; --            ;
; Ram_Address[3]  ; Output   ; --            ;
; Ram_Address[4]  ; Output   ; --            ;
; Ram_Address[5]  ; Output   ; --            ;
; Ram_Address[6]  ; Output   ; --            ;
; Ram_Address[7]  ; Output   ; --            ;
; Ram_Address[8]  ; Output   ; --            ;
; Ram_Address[9]  ; Output   ; --            ;
; Ram_Address[10] ; Output   ; --            ;
; Ram_Address[11] ; Output   ; --            ;
; Ram_Address[12] ; Output   ; --            ;
; Ram_Address[13] ; Output   ; --            ;
; Ram_RAS         ; Output   ; --            ;
; Ram_CAS         ; Output   ; --            ;
; Ram_WE          ; Output   ; --            ;
; Ram_Clk         ; Output   ; --            ;
; Ram_DQM         ; Output   ; --            ;
; MISO            ; Output   ; --            ;
; Ram_Data[0]     ; Bidir    ; (1)           ;
; Ram_Data[1]     ; Bidir    ; (1)           ;
; Ram_Data[2]     ; Bidir    ; (1)           ;
; Ram_Data[3]     ; Bidir    ; (1)           ;
; Ram_Data[4]     ; Bidir    ; (1)           ;
; Ram_Data[5]     ; Bidir    ; (1)           ;
; Ram_Data[6]     ; Bidir    ; (1)           ;
; Ram_Data[7]     ; Bidir    ; (1)           ;
+-----------------+----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                               ;
+-------------------------------------------------------+-------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                  ; Location    ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------------------------------------+-------------+---------+----------------------------+--------+----------------------+------------------+
; AD_DA:AD_DA_Inst|Mux10~1                              ; LC_X2_Y3_N6 ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK3            ;
; AD_DA:AD_DA_Inst|Mux1~0                               ; LC_X2_Y3_N8 ; 1       ; Latch enable               ; no     ; --                   ; --               ;
; Address_Counter:Address_Counter_Inst|LessThan0~0      ; LC_X6_Y4_N7 ; 25      ; Sync. clear                ; no     ; --                   ; --               ;
; Address_Counter:Address_Counter_Inst|frame_count[7]~2 ; LC_X7_Y4_N0 ; 8       ; Async. clear               ; no     ; --                   ; --               ;
; Clk                                                   ; PIN_12      ; 110     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ;
; RX_TX:RX_TX_Inst|Receive_Data[7]~0                    ; LC_X6_Y3_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; RX_TX:RX_TX_Inst|Rx_Buf[7]~0                          ; LC_X6_Y3_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; Ram_Control:Ram_Control_Inst|OEn                      ; LC_X2_Y3_N1 ; 9       ; Output enable              ; no     ; --                   ; --               ;
; Ram_Control:Ram_Control_Inst|WideOr24~1               ; LC_X3_Y2_N7 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; Ram_Control:Ram_Control_Inst|address_buf[0]~0         ; LC_X4_Y1_N6 ; 24      ; Clock enable               ; no     ; --                   ; --               ;
; Ram_Control:Ram_Control_Inst|load_enable              ; LC_X5_Y1_N3 ; 9       ; Clock enable               ; no     ; --                   ; --               ;
; Ram_Control:Ram_Control_Inst|ram_nops[7]~0            ; LC_X7_Y2_N8 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; Ram_Control:Ram_Control_Inst|ram_state.ram_read       ; LC_X3_Y1_N2 ; 22      ; Sync. load                 ; no     ; --                   ; --               ;
; ResetN                                                ; PIN_14      ; 98      ; Async. clear, Clock enable ; yes    ; Global Clock         ; GCLK1            ;
; V_Sync                                                ; PIN_5       ; 10      ; Clock                      ; no     ; --                   ; --               ;
; rtl~0                                                 ; LC_X2_Y3_N3 ; 25      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ;
+-------------------------------------------------------+-------------+---------+----------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                ;
+--------------------------+-------------+---------+----------------------+------------------+
; Name                     ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------+-------------+---------+----------------------+------------------+
; AD_DA:AD_DA_Inst|Mux10~1 ; LC_X2_Y3_N6 ; 16      ; Global Clock         ; GCLK3            ;
; Clk                      ; PIN_12      ; 110     ; Global Clock         ; GCLK0            ;
; ResetN                   ; PIN_14      ; 98      ; Global Clock         ; GCLK1            ;
; rtl~0                    ; LC_X2_Y3_N3 ; 25      ; Global Clock         ; GCLK2            ;
+--------------------------+-------------+---------+----------------------+------------------+


+------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                              ;
+--------------------------------------------------------------------+---------+
; Name                                                               ; Fan-Out ;
+--------------------------------------------------------------------+---------+
; Address_Counter:Address_Counter_Inst|LessThan0~0                   ; 25      ;
; Ram_Control:Ram_Control_Inst|address_buf[0]~0                      ; 24      ;
; Ram_Control:Ram_Control_Inst|ram_state.ram_read                    ; 22      ;
; Ram_Control:Ram_Control_Inst|ram_state.activate                    ; 18      ;
; Ram_Control:Ram_Control_Inst|ram_state.nop                         ; 14      ;
; Ram_Control:Ram_Control_Inst|ram_state.init                        ; 13      ;
; Ram_Control:Ram_Control_Inst|WideOr16                              ; 12      ;
; Ram_Control:Ram_Control_Inst|Equal0~4                              ; 12      ;
; Ram_Control:Ram_Control_Inst|WideOr24~1                            ; 11      ;
; V_Sync                                                             ; 10      ;
; Ram_Control:Ram_Control_Inst|WideOr10~0                            ; 10      ;
; Ram_Control:Ram_Control_Inst|OEn                                   ; 9       ;
; Ram_Control:Ram_Control_Inst|load_enable                           ; 9       ;
; Ram_Control:Ram_Control_Inst|ram_state.auto_refresh                ; 9       ;
; RX_TX:RX_TX_Inst|Rx_Buf[7]~0                                       ; 8       ;
; RX_TX:RX_TX_Inst|Receive_Data[7]~0                                 ; 8       ;
; Address_Counter:Address_Counter_Inst|frame_count[7]~2              ; 8       ;
; bypass                                                             ; 8       ;
; Ram_Control:Ram_Control_Inst|ram_state.ram_get_data                ; 8       ;
; Ram_Control:Ram_Control_Inst|ram_state.precharge                   ; 8       ;
; Ram_Control:Ram_Control_Inst|Selector7~1                           ; 7       ;
; Ram_Control:Ram_Control_Inst|ram_state.toggle_OE                   ; 6       ;
; Ram_Control:Ram_Control_Inst|another_refresh                       ; 6       ;
; Ram_Control:Ram_Control_Inst|ram_state.set_mode_register           ; 6       ;
; Ram_Control:Ram_Control_Inst|Add0~62                               ; 5       ;
; Ram_Control:Ram_Control_Inst|Add0~37                               ; 5       ;
; Ram_Control:Ram_Control_Inst|ram_nops[7]~0                         ; 5       ;
; Address_Counter:Address_Counter_Inst|counter_count[11]~43          ; 5       ;
; Address_Counter:Address_Counter_Inst|counter_count[6]~23           ; 5       ;
; Address_Counter:Address_Counter_Inst|counter_count[16]~21          ; 5       ;
; Address_Counter:Address_Counter_Inst|counter_count[1]~3            ; 5       ;
; Ram_Control:Ram_Control_Inst|ram_state.ram_write                   ; 5       ;
; Rec_Button                                                         ; 3       ;
; AD_DA:AD_DA_Inst|ad_data[7]                                        ; 3       ;
; AD_DA:AD_DA_Inst|ad_data[6]                                        ; 3       ;
; AD_DA:AD_DA_Inst|ad_data[5]                                        ; 3       ;
; AD_DA:AD_DA_Inst|ad_data[4]                                        ; 3       ;
; AD_DA:AD_DA_Inst|ad_data[3]                                        ; 3       ;
; AD_DA:AD_DA_Inst|ad_data[2]                                        ; 3       ;
; AD_DA:AD_DA_Inst|ad_data[1]                                        ; 3       ;
; AD_DA:AD_DA_Inst|ad_data[0]                                        ; 3       ;
; AD_DA:AD_DA_Inst|AD_Clk                                            ; 3       ;
; Address_Counter:Address_Counter_Inst|frame_count[0]                ; 3       ;
; Address_Counter:Address_Counter_Inst|frame_count[4]~8              ; 3       ;
; Address_Counter:Address_Counter_Inst|LessThan0~17                  ; 3       ;
; RX_TX:RX_TX_Inst|CSn_ff                                            ; 3       ;
; Ram_Control:Ram_Control_Inst|ram_nops[0]                           ; 3       ;
; Ram_Control:Ram_Control_Inst|ram_nops[1]                           ; 3       ;
; Ram_Control:Ram_Control_Inst|ram_nops[2]                           ; 3       ;
; Ram_Control:Ram_Control_Inst|ram_nops[3]                           ; 3       ;
; Ram_Control:Ram_Control_Inst|ram_nops[5]                           ; 3       ;
; Ram_Control:Ram_Control_Inst|ram_nops[8]                           ; 3       ;
; Ram_Control:Ram_Control_Inst|ram_nops[9]                           ; 3       ;
; Ram_Control:Ram_Control_Inst|ram_nops[10]                          ; 3       ;
; Ram_Control:Ram_Control_Inst|ram_nops[11]                          ; 3       ;
; Ram_Control:Ram_Control_Inst|WideOr2~0                             ; 3       ;
; Ram_Control:Ram_Control_Inst|WideOr31~0                            ; 3       ;
; AD_DA:AD_DA_Inst|Mux10~0                                           ; 3       ;
; Ram_Control:Ram_Control_Inst|WideOr29~0                            ; 3       ;
; Ram_Control:Ram_Control_Inst|WideOr30~1                            ; 3       ;
; Rec_Switch                                                         ; 2       ;
; AD_DA:AD_DA_Inst|DA_Out[7]                                         ; 2       ;
; AD_DA:AD_DA_Inst|DA_Out[6]                                         ; 2       ;
; AD_DA:AD_DA_Inst|DA_Out[5]                                         ; 2       ;
; AD_DA:AD_DA_Inst|DA_Out[4]                                         ; 2       ;
; AD_DA:AD_DA_Inst|DA_Out[3]                                         ; 2       ;
; AD_DA:AD_DA_Inst|DA_Out[2]                                         ; 2       ;
; AD_DA:AD_DA_Inst|DA_Out[1]                                         ; 2       ;
; AD_DA:AD_DA_Inst|DA_Out[0]                                         ; 2       ;
; RX_TX:RX_TX_Inst|Rx_Buf[0]                                         ; 2       ;
; RX_TX:RX_TX_Inst|Rx_Buf[1]                                         ; 2       ;
; RX_TX:RX_TX_Inst|Rx_Buf[2]                                         ; 2       ;
; Address_Counter:Address_Counter_Inst|frame_count[1]                ; 2       ;
; RX_TX:RX_TX_Inst|Rx_Buf[3]                                         ; 2       ;
; Address_Counter:Address_Counter_Inst|frame_count[2]                ; 2       ;
; RX_TX:RX_TX_Inst|Rx_Buf[4]                                         ; 2       ;
; Address_Counter:Address_Counter_Inst|frame_count[3]                ; 2       ;
; RX_TX:RX_TX_Inst|Rx_Buf[5]                                         ; 2       ;
; Address_Counter:Address_Counter_Inst|frame_count[4]                ; 2       ;
; RX_TX:RX_TX_Inst|SCK_ff                                            ; 2       ;
; RX_TX:RX_TX_Inst|Rx_Buf[6]                                         ; 2       ;
; Address_Counter:Address_Counter_Inst|frame_count[5]                ; 2       ;
; Ram_Control:Ram_Control_Inst|Add0~12                               ; 2       ;
; Address_Counter:Address_Counter_Inst|frame_count[6]                ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[23]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[22]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[11]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[21]~41          ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[21]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[10]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[20]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[9]              ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[19]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[8]              ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[18]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[7]              ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[17]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[6]              ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[16]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[5]              ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[15]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[4]              ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[14]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[3]              ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[13]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[2]              ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[12]             ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[1]              ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_count[0]              ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_next_state.init                   ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_next_state.activate               ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_next_state.auto_refresh           ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_next_state.set_mode_register      ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_next_state.ram_get_data           ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_next_state.ram_read               ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_nops[4]                           ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_nops[6]                           ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_nops[7]                           ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_nops[12]                          ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_nops[13]                          ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_next_state.precharge              ; 2       ;
; Address_Counter:Address_Counter_Inst|frame_count[7]                ; 2       ;
; we                                                                 ; 2       ;
; Ram_Control:Ram_Control_Inst|Selector30~2                          ; 2       ;
; Ram_Control:Ram_Control_Inst|WideOr24~0                            ; 2       ;
; Ram_Control:Ram_Control_Inst|Selector30~0                          ; 2       ;
; Ram_Control:Ram_Control_Inst|ram_state.nop_dqm_down                ; 2       ;
; Ram_Control:Ram_Control_Inst|Ram_DQM                               ; 2       ;
; Ram_Control:Ram_Control_Inst|Ram_WE                                ; 2       ;
; Ram_Control:Ram_Control_Inst|Ram_CAS                               ; 2       ;
; Ram_Control:Ram_Control_Inst|Ram_RAS                               ; 2       ;
; Ram_Control:Ram_Control_Inst|address_temp[13]                      ; 2       ;
; Ram_Control:Ram_Control_Inst|address_temp[12]                      ; 2       ;
; Ram_Control:Ram_Control_Inst|address_temp[1]                       ; 2       ;
; Ram_Control:Ram_Control_Inst|address_temp[0]                       ; 2       ;
; Address_Counter:Address_Counter_Inst|counter_did_reset             ; 2       ;
; Ram_Data[7]~7                                                      ; 1       ;
; Ram_Data[6]~6                                                      ; 1       ;
; Ram_Data[5]~5                                                      ; 1       ;
; Ram_Data[4]~4                                                      ; 1       ;
; Ram_Data[3]~3                                                      ; 1       ;
; Ram_Data[2]~2                                                      ; 1       ;
; Ram_Data[1]~1                                                      ; 1       ;
; Ram_Data[0]~0                                                      ; 1       ;
; MOSI                                                               ; 1       ;
; SCK                                                                ; 1       ;
; CSn                                                                ; 1       ;
; AD_Data[7]                                                         ; 1       ;
; AD_Data[6]                                                         ; 1       ;
; AD_Data[5]                                                         ; 1       ;
; AD_Data[4]                                                         ; 1       ;
; AD_Data[3]                                                         ; 1       ;
; AD_Data[2]                                                         ; 1       ;
; AD_Data[1]                                                         ; 1       ;
; AD_Data[0]                                                         ; 1       ;
; RX_TX:RX_TX_Inst|MOSI_f                                            ; 1       ;
; RX_TX:RX_TX_Inst|MOSI_ff                                           ; 1       ;
; RX_TX:RX_TX_Inst|Receive_Data[0]                                   ; 1       ;
; Address_Counter:Address_Counter_Inst|LessThan0~37COUT1_48          ; 1       ;
; Address_Counter:Address_Counter_Inst|LessThan0~37                  ; 1       ;
; RX_TX:RX_TX_Inst|Receive_Data[1]                                   ; 1       ;
; Address_Counter:Address_Counter_Inst|frame_count[1]~14COUT1_23     ; 1       ;
; Address_Counter:Address_Counter_Inst|frame_count[1]~14             ; 1       ;
; Address_Counter:Address_Counter_Inst|LessThan0~32COUT1_50          ; 1       ;
; Address_Counter:Address_Counter_Inst|LessThan0~32                  ; 1       ;
; RX_TX:RX_TX_Inst|Receive_Data[2]                                   ; 1       ;
; Address_Counter:Address_Counter_Inst|frame_count[2]~12COUT1_25     ; 1       ;
; Address_Counter:Address_Counter_Inst|frame_count[2]~12             ; 1       ;
; Address_Counter:Address_Counter_Inst|LessThan0~27COUT1_52          ; 1       ;
; Address_Counter:Address_Counter_Inst|LessThan0~27                  ; 1       ;
; RX_TX:RX_TX_Inst|Receive_Data[3]                                   ; 1       ;
; Address_Counter:Address_Counter_Inst|frame_count[3]~10COUT1_27     ; 1       ;
; Address_Counter:Address_Counter_Inst|frame_count[3]~10             ; 1       ;
; Address_Counter:Address_Counter_Inst|LessThan0~22COUT1_54          ; 1       ;
; Address_Counter:Address_Counter_Inst|LessThan0~22                  ; 1       ;
; RX_TX:RX_TX_Inst|Receive_Data[4]                                   ; 1       ;
; RX_TX:RX_TX_Inst|SCK_f                                             ; 1       ;
; RX_TX:RX_TX_Inst|Receive_Data[5]                                   ; 1       ;
; RX_TX:RX_TX_Inst|CSn_f                                             ; 1       ;
; Address_Counter:Address_Counter_Inst|frame_count[5]~6COUT1_29      ; 1       ;
; Address_Counter:Address_Counter_Inst|frame_count[5]~6              ; 1       ;
; Ram_Control:Ram_Control_Inst|Selector24~0                          ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~67COUT1_82                       ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~67                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~65                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Selector21~0                          ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~60                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Selector20~0                          ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~57COUT1_84                       ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~57                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~55                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Selector19~0                          ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~52COUT1_86                       ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~52                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~50                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~47COUT1_88                       ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~47                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~45                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~42COUT1_90                       ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~42                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~40                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~35                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~32COUT1_92                       ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~32                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~30                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~27COUT1_94                       ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~27                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~25                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~22COUT1_96                       ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~22                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~20                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~17COUT1_98                       ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~17                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~15                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~10                               ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~7COUT1_100                       ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~7                                ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~5                                ; 1       ;
; Ram_Control:Ram_Control_Inst|Add0~0                                ; 1       ;
; Address_Counter:Address_Counter_Inst|LessThan0~12COUT1_56          ; 1       ;
; Address_Counter:Address_Counter_Inst|LessThan0~12                  ; 1       ;
; RX_TX:RX_TX_Inst|Receive_Data[6]                                   ; 1       ;
; RX_TX:RX_TX_Inst|Rx_Buf[7]                                         ; 1       ;
; Address_Counter:Address_Counter_Inst|frame_count[6]~4COUT1_31      ; 1       ;
; Address_Counter:Address_Counter_Inst|frame_count[6]~4              ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[22]~45COUT1_102 ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[22]~45          ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[10]~39COUT1_84  ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[10]~39          ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[20]~37COUT1_100 ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[20]~37          ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[9]~35COUT1_82   ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[9]~35           ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[19]~33COUT1_98  ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[19]~33          ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[8]~31COUT1_80   ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[8]~31           ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[18]~29COUT1_96  ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[18]~29          ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[7]~27COUT1_78   ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[7]~27           ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[17]~25COUT1_94  ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[17]~25          ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[5]~19COUT1_76   ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[5]~19           ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[15]~17COUT1_92  ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[15]~17          ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[4]~15COUT1_74   ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[4]~15           ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[14]~13COUT1_90  ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[14]~13          ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[3]~11COUT1_72   ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[3]~11           ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[13]~9COUT1_88   ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[13]~9           ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[2]~7COUT1_70    ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[2]~7            ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[12]~5COUT1_86   ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[12]~5           ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[0]~1COUT1_68    ; 1       ;
; Address_Counter:Address_Counter_Inst|counter_count[0]~1            ; 1       ;
; Ram_Control:Ram_Control_Inst|Equal0~3                              ; 1       ;
; Ram_Control:Ram_Control_Inst|Equal0~2                              ; 1       ;
; Ram_Control:Ram_Control_Inst|Equal0~1                              ; 1       ;
; Ram_Control:Ram_Control_Inst|Equal0~0                              ; 1       ;
; Address_Counter:Address_Counter_Inst|LessThan0~7COUT1_58           ; 1       ;
; Address_Counter:Address_Counter_Inst|LessThan0~7                   ; 1       ;
; RX_TX:RX_TX_Inst|Receive_Data[7]                                   ; 1       ;
; Ram_Control:Ram_Control_Inst|Selector3~0                           ; 1       ;
; Ram_Control:Ram_Control_Inst|Selector2~0                           ; 1       ;
; Ram_Control:Ram_Control_Inst|Selector1~0                           ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[23]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|Selector30~1                          ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[11]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[21]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[10]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[20]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[9]                        ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[19]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[8]                        ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[18]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[7]                        ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[17]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[6]                        ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[16]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[5]                        ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[15]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[4]                        ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[14]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[3]                        ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[13]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[2]                        ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[12]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[1]                        ; 1       ;
; Ram_Control:Ram_Control_Inst|address_buf[0]                        ; 1       ;
; AD_DA:AD_DA_Inst|Mux9~0                                            ; 1       ;
; AD_DA:AD_DA_Inst|Mux8~0                                            ; 1       ;
; AD_DA:AD_DA_Inst|Mux7~0                                            ; 1       ;
; AD_DA:AD_DA_Inst|Mux6~0                                            ; 1       ;
; AD_DA:AD_DA_Inst|Mux5~0                                            ; 1       ;
; AD_DA:AD_DA_Inst|Mux4~0                                            ; 1       ;
; AD_DA:AD_DA_Inst|Mux3~0                                            ; 1       ;
; AD_DA:AD_DA_Inst|Mux2~0                                            ; 1       ;
; AD_DA:AD_DA_Inst|Mux1~0                                            ; 1       ;
; Ram_Control:Ram_Control_Inst|WideOr30~0                            ; 1       ;
; Ram_Control:Ram_Control_Inst|address_temp[11]                      ; 1       ;
; Ram_Control:Ram_Control_Inst|address_temp[10]                      ; 1       ;
; Ram_Control:Ram_Control_Inst|address_temp[9]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_temp[8]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_temp[7]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_temp[6]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_temp[5]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_temp[4]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_temp[3]                       ; 1       ;
; Ram_Control:Ram_Control_Inst|address_temp[2]                       ; 1       ;
+--------------------------------------------------------------------+---------+


+--------------------------------------------------+
; Other Routing Usage Summary                      ;
+-----------------------------+--------------------+
; Other Routing Resource Type ; Usage              ;
+-----------------------------+--------------------+
; C4s                         ; 152 / 784 ( 19 % ) ;
; Direct links                ; 73 / 888 ( 8 % )   ;
; Global clocks               ; 4 / 4 ( 100 % )    ;
; LAB clocks                  ; 19 / 32 ( 59 % )   ;
; LUT chains                  ; 22 / 216 ( 10 % )  ;
; Local interconnects         ; 301 / 888 ( 34 % ) ;
; R4s                         ; 177 / 704 ( 25 % ) ;
+-----------------------------+--------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.79) ; Number of LABs  (Total = 24) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 1                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 1                            ;
; 6                                          ; 4                            ;
; 7                                          ; 0                            ;
; 8                                          ; 0                            ;
; 9                                          ; 0                            ;
; 10                                         ; 18                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.54) ; Number of LABs  (Total = 24) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 19                           ;
; 1 Clock                            ; 19                           ;
; 1 Clock enable                     ; 12                           ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.62) ; Number of LABs  (Total = 24) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 4                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 14                           ;
; 11                                          ; 3                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.58) ; Number of LABs  (Total = 24) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 3                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 8                            ;
; 8                                               ; 1                            ;
; 9                                               ; 4                            ;
; 10                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.88) ; Number of LABs  (Total = 24) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 4                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Passive Serial                        ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+---------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                         ;
+-----------------+-------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                            ; Delay Added in ns ;
+-----------------+-------------------------------------------------+-------------------+
; Clk             ; Ram_Control:Ram_Control_Inst|ram_state.activate ; 7.4               ;
+-----------------+-------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                         ;
+----------------------------------------------------------+--------------------------------------------------------+-------------------+
; Source Register                                          ; Destination Register                                   ; Delay Added in ns ;
+----------------------------------------------------------+--------------------------------------------------------+-------------------+
; Ram_Control:Ram_Control_Inst|ram_state.nop_dqm_down      ; AD_DA:AD_DA_Inst|AD_Clk                                ; 4.002             ;
; Ram_Control:Ram_Control_Inst|ram_state.ram_write         ; AD_DA:AD_DA_Inst|AD_Clk                                ; 4.002             ;
; Ram_Control:Ram_Control_Inst|ram_state.toggle_OE         ; AD_DA:AD_DA_Inst|AD_Clk                                ; 4.002             ;
; Ram_Control:Ram_Control_Inst|ram_state.ram_get_data      ; AD_DA:AD_DA_Inst|AD_Clk                                ; 2.983             ;
; Ram_Control:Ram_Control_Inst|ram_state.auto_refresh      ; AD_DA:AD_DA_Inst|AD_Clk                                ; 2.983             ;
; Ram_Control:Ram_Control_Inst|ram_state.activate          ; AD_DA:AD_DA_Inst|AD_Clk                                ; 2.983             ;
; Ram_Control:Ram_Control_Inst|ram_state.ram_read          ; AD_DA:AD_DA_Inst|AD_Clk                                ; 2.983             ;
; Ram_Control:Ram_Control_Inst|ram_state.precharge         ; AD_DA:AD_DA_Inst|AD_Clk                                ; 1.986             ;
; Ram_Control:Ram_Control_Inst|ram_state.init              ; AD_DA:AD_DA_Inst|AD_Clk                                ; 1.986             ;
; Ram_Control:Ram_Control_Inst|ram_state.set_mode_register ; Address_Counter:Address_Counter_Inst|counter_count[17] ; 0.032             ;
+----------------------------------------------------------+--------------------------------------------------------+-------------------+
Note: This table only shows the top 10 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM240T100C5 for design "sk610-delay"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM240T100I5 is compatible
    Info (176445): Device EPM240T100A5 is compatible
    Info (176445): Device EPM570T100C5 is compatible
    Info (176445): Device EPM570T100I5 is compatible
    Info (176445): Device EPM570T100A5 is compatible
Warning (335093): TimeQuest Timing Analyzer is analyzing 17 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sk610-delay.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          Clk
    Info (332111):    1.000 Ram_Control:Ram_Control_Inst|ram_state.activate
    Info (332111):    1.000       V_Sync
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186212): Promoted pin "Clk" with Global Signal logic option assignment
    Info (186213): Assigned pin "Clk" to location PIN 12
    Info (186214): Fan-outs that use the Global signal logic option setting Global clock are assigned to the entire device
Info (186212): Promoted pin "ResetN" with Global Signal logic option assignment
    Info (186213): Assigned pin "ResetN" to location PIN 14
    Info (186214): Fan-outs that use the Global signal logic option setting Global clock are assigned to the entire device
Info (186215): Automatically promoted signal "rtl~0" to use Global clock
Info (186215): Automatically promoted signal "AD_DA:AD_DA_Inst|Mux10~1" to use Global clock
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 20% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X0_Y0 to location X8_Y5
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.39 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file /mnt/hgfs/vhdl/output_files/sk610-delay.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 377 megabytes
    Info: Processing ended: Sun Dec 29 22:02:06 2013
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /mnt/hgfs/vhdl/output_files/sk610-delay.fit.smsg.


